【RISC-V设计-04】- RISC-V处理器设计K0A之架构

【RISC-V设计-04】- RISC-V处理器设计K0A之架构

1. 简介

在前几篇文章中，介绍了RISC-V处理器的结构和指令集，从本篇文章开始，介绍一个最简单的RISC-V内核，仅支持RV32E（和RV32I指令一致，但支持16个通用寄存器），并命名为RISCV-K0A。RISCV-K0A是一个超轻量级的RISCV CPU内核，采用冯诺依曼结构，两级流水线，指令集为RV32E指令集（即整数指令集，16个通用寄存器），支持16个中断源。内核较为精简，面积极小、功耗低。

2. 主要特点

1. RV32E+Zicsr指令集;
2. 16个通用寄存器；
3. 仅支持机器模式；
4. 支持特权指令MRET；
5. 实现了44条指令的处理；
6. 两级流水线，取指、执行两个阶段；
7. 冯诺依曼结构，指令总线和数据总线共享；
8. 20位地址总线，最大支持1MByte地址空间；
9. 支持16个外部中断源，支持晚到中断、咬尾中断；

3. 结构框图

BMU ：总线管理单元（Bus Management Unit）
IDU ：指令译码单元（Instr Decoder Unit）
ALU ：算术逻辑单元（Arithmetic and Logic Unit）
GPR ：通用寄存器（General Purpose Register）
CIC ：核内中断控制器（Core Interrupt Contoller）
CSR ：控制与状态寄存器（Control and Status Register）

4. 指令列表

5. CSR指令集

CSRRW：
指令形式：csrrw rd, csr, rs1
指令功能：CSR寄存器读后写。记csr值为t，将rs1写入csr，再将t写入rd。

CSRRS：
指令形式：csrrs rd, csr, rs1
指令功能：CSR寄存器读后置位。记csr值为t，将t和rs1的按位或结果写入csr，再将t 写入rd。

CSRRC：
指令形式：csrrc rd, csr, rs1
指令功能：CSR寄存器读后清位。记csr值为t，将rs1的反码和t按位与，结果写入csr，再将t写入rd。

CSRRWI：
指令形式：csrrwi rd, csr, zimm[4:0]
指令功能：CSR寄存器读后写立即数。将csr 的值复制到rd 中，再将5 位立即数zimm 的零扩展结果写入csr。

CSRRSI：
指令形式：csrrsi rd, csr, zimm[4:0]
指令功能：CSR寄存器读后置位立即数。记csr 的值为t，将5 位立即数zimm 零扩展后，和t 按位或，结果写入csr，再将t 写入rd（csr 中的第5 及更高的位不变）。

CSRRCI：
指令形式：csrrci rd, csr, zimm[4:0]
指令功能：CSR寄存器读后清位立即数。记csr 的值为t，将5 位立即数zimm 零扩展后的反码和t 按位与，结果写入csr，再将t 写入rd（csr 中的第5 及更高的位不变）。

6. 中断返回指令

7. 总结

本文重点阐述了 RISCV-K0A 的基本特性、整体架构以及所支持的指令集。RISCV-K0A 致力于打造一个最为简单的 RISC-V 处理器，其在面积和功耗方面有着强烈的追求，正因如此，并不支持在线调试这一功能。在后续的几篇文章中，将会对各个子模块分别进行介绍。