高精度SAR ADC研究与设计——雷鹏（一）

 本文基于《高精度逐次逼近型模数转换器关键性技术研究与设计》——雷鹏，撰写阅读笔记

一、设计内容

本文设计并实现了一款 16 位、1MSPS 的逐次逼近型模数转换器 (SAR ADC)。主要贡献包括：

1. 基于电荷守恒的电容阵列分析方法， 提出了一种适用于高精度分段电容阵列的分析方法：可以快速设计三段电容阵列，并降低电容阵列面积，同时增强容错能力并降低噪声影响。
2. MSB 电容阵列电容失配校正方案：分析了 MSB 电容阵列电容失配对 SAR ADC 的影响，并提出了一种排序重构方案，有效降低了失配影响，并提升了 SFDR 和 SNDR。
3. 浮空节点校准方案：分析了桥接电容附近寄生电容和低段位电容阵列寄生电容对 SAR ADC 线性度的影响，并提出了一种浮空节点校准方案，有效降低了寄生电容影响，并提升了 SFDR 和 SNDR。

 整体电容阵列分为三段：MSB 电容阵列、MSB-1 电容阵列以及 LSB 电容阵列，其中 MSB 电容阵列为 7 位、MSB-1 为 4 位且 LSB 为 5 位。MSB 电容阵列与 MSB-1 电容阵列之间的桥接电容 CBRI2_1 与 MSB-1 电容阵列与 LSB 电容阵列之间的桥接电容 CBRI3_2 的值均为 2C，MSB-1 电容阵列的校准电容 CC1 与 LSB  电容阵列的校准电容 CC2 的值分别为 9C 与 12C。在 LSB 电容阵列末尾添加 6 个单位电容组成末位重复进一步补偿 SAR ADC 的误差，数字模块主要分为 SARLOGIC  电路以及 R-D 电路，其中 SARLOGIC 电路包括逐次逼近逻辑、浮空节点校准方案  以及排序重构方案，R-D 电路为冗余码字转二进制码字电路。本次设计的电容阵列将桥接电容设计成整数型从而增加桥接电容与单位电容之间的匹配能力从而降低版图设计难度。

二、性能指标

三、设计步骤

1. MATLAB建模仿真：搭建分段冗余带整数桥接电容阵列及两种模拟前端方案。
2. FFT仿真验证：利用MATLAB进行FFT仿真以验证电容阵列与校正方案的正确性。
3. Cadence电路搭建：利用Cadence进行电路搭建。
4. Verilog代码编写：编写逐次逼近逻辑以及校正方案的Verilog代码。
5. AMS前仿真验证：将编写的Verilog代码嵌入到Cadence电路中进行AMS前仿真验证。
6. 版图设计与参数提取：对模拟电路及数字电路进行版图设计并提取寄生参数。
7. AMS后仿真验证：将提取出的寄生参数嵌入到Cadence电路中进行AMS后仿真验证。
8. PAD布局：对整体电路进行PAD布局。
9. 完成整体版图设计：完成整体版图的最终设计。

四、关键电路设计

1、冗余误差校准

本次设计采用的传统开关时序只能对实际 DAC 电压偏大的情况进行冗余误差校准，无法对实际 DAC 电压偏小的情况进行校准，即只能进行单边冗余误差校准，但是只要输入信号 VIN 处于 AB 之间的冗余误差校准电压范围内都可以进入冗余误差校准。

2、低位重复(LSB repeat)电容阵列

基于冗余的概念，低位重复(LSB repeat)电容阵列也被用于本次设计中。

3、整数桥电容

问题：在高精度 SAR ADC 中，桥接电容通常设计为分数值（例如 16/15C），这使得在实际版图设计中难以与单位电容进行精确匹配。

解决方案：

1. 等效权值：
   利用电荷守恒原理，计算低段位电容阵列的等效权值，即其相对于高位电容阵列的权重。
2. 整数桥接电容：
   根据等效权值，设计桥接电容使其为整数倍的单位电容。

4、单位电容的选取

单位电容的选取需要从单端电容阵列以及双端电容阵列进行推导，需要从量化噪声以及电容失配两个方面进行分析。

单端电容阵列电容失配推导

双端电容阵列电容失配推导

单端电容阵列KT/C噪声推导

双端电容阵列KT/C噪声推导

总结

5、排序重构方案

电容大小比较方法

对于 N 个元素（单位电容）需要(N-1)次冒泡排序才能得到 N 个元素之间的大小关系，并将大小关系存储到寄存器里面，之后采取重构方案得到对应的电容阵列。重构方案嵌入到逐次逼近逻辑(SAR LOGIC)中，SAR LOGIC 读取寄存器中的大小关系。

采用排序重构校准方案后SFDR、SNDR均值都得到提升，ENOB增加，INL和DNL得到改善。