目录
一、实验目的
①掌握子电路的作用和使用方法；
②掌握利用1位全加器做子电路构成多位串行进位且加/减可控带溢出检测的加法器的方法；
③掌握溢出检测的原理和实现方法；
④理解基于补码的加/减运算实现原理。
⑤利用4位并行进位链做子电路构成16位组内并行组间也并行的加法器；
⑥理解有符号数和无符号数运算的区别并设计实现；
⑦熟悉运算器的数据传输通路。
二、实验原理
（1）实验内容与要求
①设计一个8位可控加/减法器
②设计一个4位先行进位加法器
③设计一个4位快速加法器
④设计16位并行进位的可控加/减法器
（2）8位可控加/减法器
①加减法控制器sub
通过异或门配合y，为0是加法过程，为1是减法过程
因为异或门相当于取反器，取0时正向，取1反向；以此将y转化为反码，个位+1可以将y转化为补码形式参与加法
②各个位置上的运算
以一位全加器的封装作为基本单元，进行运算即可
③溢出检测
检查符号位进位与最高位进位，相同就没有溢出，反之溢出
（3）4位先行进位加法器
输入:P4G4 P3G3 P2G2 P1G1 Cin
输出:先行进位输出 C4 C3 C2 C1
成组进位传送输出P*
成组进位发生输出G*
Cn = Gn-1+Pn-1Gn-2+Pn-1Pn-2Gn-3+ … +Pn-1Pn-2…P1C1
Gi = XiYi Pi=Xi⊕Yi
（4）4位快速加法器
①并行加法器：4位快速加法器采用并行加法器的结构
②逻辑门的设计：使用逻辑门来实现进位的传递和和的计算。
③并行计算：每一位的加法运算和进位的传递都是同时进行的，而不是按位顺序进行。
（5）16位并行进位的可控加/减法器
通过设计封装好的4位先行进位加法器和4位快速加法器，可以实现16位的加法器，同时利用求补电路来实现加减法的控制。
三、实验步骤与运行结果
（1）8位可控加/减法器
步骤：
①串行连接加法器
②添加sub和异或门，保证加减可控
③检验电路
运行截图如下：
加法：
减法：
（2）4位先行进位加法器
步骤：
①根据上述原理连接电路
②进行检验
线路连线截图如下：
（3）4位快速加法器
步骤：
①利用4位先行进位加法器构建4位快速加法器
②进行检验
运行截图如下：
（4）16位并行进位的可控加/减法器
步骤：
①利用4位快速加法器和4位快速加法器构建16位并行进位的可控加/减法器
②添加sub和异或门，保证加减可控
③进行检验
运行截图如下：
加法运算：
减法运算：
四、附录
通过网盘分享的文件：alu.circ
链接: https://pan.baidu.com/s/1I8xcv3tD60AJa8wEdoWleQ?pwd=casp 提取码: casp