目录
1 基础知识
逻辑门是数字电路中最基本的构建单元，用于实现布尔代数的基本逻辑运算。能够通过输入信号的组合来产生特定的输出信号，是构建复杂数字系统（如计算机、通信设备等）的基础。
1.1 基本逻辑门
逻辑门主要基于布尔代数的三种基本运算：与（AND）、或（OR）、非（NOT）。以下是这三种基本逻辑门的介绍：
（1）与门（AND Gate）
功能：只有当所有输入信号都为高电平（逻辑1）时，输出才为高电平（逻辑1）。否则，输出为低电平（逻辑0）。
真值表：
输入A |
输入B |
输出Y |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
（2）或门（OR Gate）
功能：只要有一个输入信号为高电平（逻辑1），输出就为高电平（逻辑1）。只有当所有输入信号都为低电平（逻辑0）时，输出才为低电平（逻辑0）。
真值表：
输入A |
输入B |
输出Y |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
（3）非门（NOT Gate）
功能：非门只有一个输入和一个输出。它将输入信号取反，即输入为高电平时输出为低电平，输入为低电平时输出为高电平。
真值表：
输入A |
输出Y |
0 |
1 |
1 |
0 |
1.2 复合逻辑门
除了基本逻辑门之外，还有一些复合逻辑门，它们由基本逻辑门组合而成，用于实现更复杂的逻辑功能。
（1）与非门（NAND Gate）
功能：与门的输出再经过非门处理。只有当所有输入都为高电平时，输出才为低电平；否则输出为高电平。
真值表：
输入A |
输入B |
输出Y |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
（2）或非门（NOR Gate）
功能：或门的输出再经过非门处理。只有当所有输入都为低电平时，输出才为高电平；否则输出为低电平。
真值表：
输入A |
输入B |
输出Y |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
（3）异或门（XOR Gate）
功能：当两个输入信号不同时，输出为高电平；当两个输入信号相同时，输出为低电平。
真值表：
输入A |
输入B |
输出Y |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
（4）同或门（XNOR Gate）
功能：异或门的输出再经过非门处理。当两个输入信号相同时，输出为高电平；当两个输入信号不同时，输出为低电平。
真值表：
输入A |
输入B |
输出Y |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1.3 逻辑门的实现方式
逻辑门可以通过多种方式实现，常见的有：
分立元件实现：使用晶体管、电阻等分立元件构建逻辑门。
集成电路实现：使用TTL（晶体管晶体管逻辑）、CMOS（互补金属氧化物半导体）等集成电路技术实现逻辑门。
可编程逻辑器件（PLD）：如FPGA（现场可编程门阵列）和CPLD（复杂可编程逻辑器件），可以通过编程实现各种逻辑功能。
1.4 逻辑门的应用
逻辑门是构建数字电路的基础，广泛应用于以下领域：
计算机系统：用于构建CPU、存储器、输入输出接口等。
通信系统：用于信号处理、编码解码等。
消费电子：如数字电视、音响设备等。
工业控制：用于自动化控制系统、传感器信号处理等。
1.5 逻辑门的组合与扩展
通过组合多个逻辑门，可以实现更复杂的逻辑功能。例如：
半加器：由一个与门和一个异或门组成，用于实现两个单比特数的加法。
全加器：由多个半加器和逻辑门组成，用于实现多位数的加法。
编码器、译码器：用于信号的编码和解码。
寄存器、计数器：用于存储数据和计数功能。
1.6 布尔代数基本定律
2 multisim仿真实验
2.1 逻辑门—与门
真值表如上1.1所示
如上图左图所示，图中使用灯泡X1作为输出，开关A和B同时闭合时灯泡点亮，实现与门逻辑电路。
如上图右图所示，图中使用灯泡X2作为输出，开关C和开关D控制灯泡X3和X4接受的负载电压，当灯泡X3和X4同时点亮时，输出X2也被点亮，实现与门逻辑。
2.2 逻辑门—或门
真值表如上1.1所示
如上图左图所示，图中使用灯泡X4作为输出，开关A和B同时断开时灯泡不被点亮，实现或门逻辑电路。
如上图右图所示，图中使用灯泡X3作为输出，开关C和开关D控制灯泡X1和X2接受的负载电压，当灯泡X3和X4至少一个灯点亮时，输出X3就可以点亮，实现或门逻辑。
2.3 逻辑门—非门
真值表如上1.1所示
如上图左图所示，图中使用灯泡X1作为输出，开关A闭合时灯泡不被点亮，实现非门逻辑电路。
如上图右图所示，图中使用灯泡X2作为输出，开关B控制灯泡X3和X2接受的负载电压，其中灯泡X3和X2状态相反，实现非门逻辑。
2.4 逻辑门—与非门
真值表如上1.2所示
如上图所示，通过开关A和开关B的通断作为信号输入，实现与非门逻辑电路，当X1和X2灯泡中有任意一个小灯不亮时，输出X3小灯都会得到高电平，表示与非门逻辑。
如上图所示，使用TTL实现与非门逻辑电路，其表现同上所述，
TTL（晶体管-晶体管逻辑）电路是一种常见的数字集成电路技术，它利用双极型晶体管（BJT）来实现逻辑功能。
2.4.1 TTL与非门电路结构
TTL与非门的基本电路结构通常包括输入级、中间级和输出级。以下是其主要组成部分：
（1）输入级
输入级通常由多个晶体管组成，这些晶体管的基极连接输入信号。输入级的作用是将输入信号进行初步处理，并为后续的中间级提供合适的信号。例如，在多输入的TTL与非门中，输入级的晶体管会形成一个“线与”结构，只有当所有输入均为高电平时，输入级才会导通。
（2）中间级
中间级通常由一个或多个晶体管组成，其作用是放大输入信号并进行逻辑运算。中间级的晶体管通常工作在饱和或截止状态，以实现开关功能。
（3）输出级
输出级是TTL与非门的关键部分，它通常由一个推挽电路组成，包括一个NPN晶体管和一个PNP晶体管。推挽电路的作用是提供足够的驱动能力，以驱动后续的负载电路。当输入信号为高电平时，输出级的NPN晶体管导通，输出低电平；当输入信号为低电平时，PNP晶体管导通，输出高电平。
2.4.2 TTL与非门原理
（1）电路组成
输入级：由两个NPN晶体管（Q1和Q5）组成，它们的基极分别连接输入信号A和B。
中间级：由一个NPN晶体管（Q2）组成，其基极与输入级的集电极相连。
输出级：由一个推挽电路组成，包括一个NPN晶体管（如Q4）和一个PNP晶体管（如Q3）。
（2）工作原理
当输入A和B均为高电平时，Q1和Q2导通，Q3的基极被拉低，Q3截止。此时，Q4的基极也被拉低，Q4截止，Q5导通，输出Y为高电平。
当输入A或B中有一个为低电平时，Q1或Q2截止，Q3的基极被拉高，Q3导通。此时，Q4的基极被拉高，Q4导通，Q5截止，输出Y为低电平。
如上图所示，使用M0S管实现与非门逻辑电路，其表现同上所述，
2.4.3 CMOS与非门电路结构
CMOS与非门通常由NMOS管和PMOS管组成，利用NMOS管的导通特性实现逻辑“与”操作，利用PMOS管的导通特性实现逻辑“非”操作。以下是基于CMOS工艺实现的两输入与非门电路结构：
（1）电路组成
NMOS部分：两个NMOS管（Q2和Q4）串联，其源极接地，漏极连接输出节点。
PMOS部分：两个PMOS管（Q1和Q3）并联，其源极连接电源（VCC），漏极连接输出节点。
输入连接：
NMOS管Q2的栅极连接输入A，Q4的栅极连接输入B。
PMOS管Q1的栅极连接输入A，Q3的栅极连接输入B。
2.4.4 CMOS与非门电路原理
NMOS部分：
当输入A和B均为高电平时（逻辑1），NMOS管M1和M2均导通，形成从地到输出节点的通路，输出Y为低电平（逻辑0）。
当输入A或B中有一个为低电平时（逻辑0），NMOS管M1或M2截止，无法形成通路，输出Y为高电平（逻辑1）。
PMOS部分：
当输入A和B均为高电平时（逻辑1），PMOS管M3和M4均截止，输出Y由NMOS部分决定。
当输入A或B中有一个为低电平时（逻辑0），PMOS管M3或M4导通，形成从电源VDD到输出节点的通路，输出Y为高电平（逻辑1）。
2.4.5 与非门测试
如上图所示，通过字发生器实现输入的排列组合，完成与非门的输入输出组合。
2.5 逻辑门—或非门
真值表如上1.2所述
如上图所示，通过开关A和开关B的通断作为信号输入，实现或非门逻辑电路，当X2和X3灯泡都不亮时，输出X1小灯都会得到高电平，表示或非门逻辑。
如上图所示，使用TTL实现或非门逻辑电路，其表现同上所述，
TTL或非门的核心是利用晶体管的开关特性来实现逻辑运算。TTL电路通过晶体管的导通和截止状态来控制电流的流动，从而实现逻辑功能。
2.5.1 TTL或非门的电路结构
TTL或非门的电路结构通常包括输入级、中间级和输出级。
（1）输入级
输入级由多个NPN晶体管组成，这些晶体管的发射极连接在一起，形成一个“线或”结构。当任何一个输入为高电平时，对应的晶体管导通，拉低中间级的电平。
（2）中间级
中间级通常由一个NPN晶体管组成，其基极连接输入级的输出。当输入级的输出为低电平时，中间级的晶体管导通；否则截止。
（3）输出级
输出级是一个推挽电路，由一个NPN晶体管和一个PNP晶体管组成。当中间级的晶体管导通时，输出低电平；否则输出高电平。
2.5.2 TTL或非门原理
（1）电路组成
输入级：由两个NPN晶体管（Q1和Q5）组成，其发射极连接在一起，集电极分别连接电源。
中间级：由两个NPN晶体管（Q2和Q6）组成，其基极连接输入级的输出。
输出级：由一个推挽电路组成，包括一个NPN晶体管（Q3）和一个PNP晶体管（Q4）。
（2）电路原理
当输入A和B均为低电平时，Q1和Q5均截止，Q2和Q6的基极通过电阻上拉到高电平，Q2和Q6导通，Q3截止，Q4导通，输出Y为高电平。
当输入A或B中有一个为高电平时，对应的晶体管（Q1或Q5）导通，拉低Q2和Q6的基极电平，Q2和Q6截止，Q3导通，Q4截止，输出Y为低电平。
2.5.3 CMOS或非门的电路结构
CMOS或非门的电路结构由NMOS和PMOS管组成
（1）NMOS部分
NMOS管的连接方式：两个NMOS管（Q2和Q4）并联，其源极接地，漏极连接输出节点。
NMOS管的作用：当输入A或B中有一个为高电平时，对应的NMOS管导通，形成从地到输出节点的通路，输出为低电平。
（2）PMOS部分
PMOS管的连接方式：两个PMOS管（Q1和Q3）串联，其源极连接电源（VDD），漏极连接输出节点。
PMOS管的作用：当输入A和B均为低电平时，两个PMOS管均导通，形成从电源到输出节点的通路，输出为高电平。
2.6 逻辑门—同或门
真值表如上1.2所示
如上图所示，当输入A和B均为高电平时，输出为高电平，实现同或门逻辑电路。
2.7 逻辑门—异或门
真值表如上1.2所示
如上图所示，当输入A和B相同电平时，输出为低电平，实现异或门逻辑电路。
TTL异或门可以通过组合多个基本逻辑门（如与门、或门、非门）来实现。常见的实现方法是利用与非门（NAND Gate）或或非门（NOR Gate）来构建异或门，因为TTL电路中这些基本逻辑门更容易实现。
2.8 逻辑门—与或非门
真值表如上1.2所示
当输入A、B、C、D均为低电平时输出为高电平，输入A、B或C、D中任意一个输入高电平，输出也为高电平，实现与或非门电路。
2.9 逻辑变换器实现真值表和逻辑函数转换
如上图所示，最左侧为逻辑门电路，右侧为真值表和变换方式，使用逻辑变换器时，点击最右侧第二个按钮就可以实现真值表与逻辑函数的转换，转换结果在逻辑变换器下方。
硬件工程师笔试面试相关文章链接
1、硬件工程师笔面试真题汇总（2025版本）_硬件工程师面试题-CSDN博客
https://blog.csdn.net/XU157303764/article/details/140742900?spm=1011.2415.3001.53312、硬件工程师笔试面试汇总_硬件工程师面试题-CSDN博客https://blog.csdn.net/XU157303764/article/details/141904858?spm=1011.2415.3001.5331硬件工程师笔试面试学习汇总——器件篇目录_硬件工程师笔试基础知识-CSDN博客https://blog.csdn.net/XU157303764/article/details/142316204?spm=1011.2415.3001.5331硬件工程师笔试面试知识器件篇——电阻_硬件工程师笔试基础知识-CSDN博客https://blog.csdn.net/XU157303764/article/details/141874163?spm=1011.2415.3001.5331硬件工程师笔试面试知识器件篇——电容-CSDN博客https://blog.csdn.net/XU157303764/article/details/141899789?spm=1011.2415.3001.5331硬件工程师笔试面试知识器件篇——电感_硬件工程师电感-CSDN博客https://blog.csdn.net/XU157303764/article/details/141902660?spm=1011.2415.3001.5331硬件工程师笔试面试知识器件篇——三极管_三极管面试-CSDN博客https://blog.csdn.net/XU157303764/article/details/141903838?spm=1011.2415.3001.5331硬件工程师笔试面试知识器件篇——二极管_二极管面试问题-CSDN博客https://blog.csdn.net/XU157303764/article/details/141903198?spm=1011.2415.3001.5331硬件工程师笔试面试——上拉电阻、下拉电阻_硬件面试一般问哪些 上拉电阻-CSDN博客https://blog.csdn.net/XU157303764/article/details/141904259?spm=1011.2415.3001.5331硬件工程师笔试面试——继电器_固态继电器考试题-CSDN博客https://blog.csdn.net/XU157303764/article/details/141942261?spm=1011.2415.3001.5331硬件工程师笔试面试——IGBT_igbt面试题目-CSDN博客https://blog.csdn.net/XU157303764/article/details/142070424?spm=1011.2415.3001.5331硬件工程师笔试面试——MOS管_mos管面试问题-CSDN博客https://blog.csdn.net/XU157303764/article/details/142073376?spm=1011.2415.3001.5331硬件工程师笔试面试——变压器_变压器电子工程师面试题目以及答案-CSDN博客https://blog.csdn.net/XU157303764/article/details/142313787?spm=1011.2415.3001.5331硬件工程师笔试面试——保险丝_硬件设计保险丝-CSDN博客https://blog.csdn.net/XU157303764/article/details/142314695?spm=1011.2415.3001.5331硬件工程师笔试面试——开关_开关电源面试笔试题-CSDN博客https://blog.csdn.net/XU157303764/article/details/142314758?spm=1011.2415.3001.5331硬件工程师笔试面试——滤波器_滤波器面试-CSDN博客https://blog.csdn.net/XU157303764/article/details/142314811?spm=1011.2415.3001.5331硬件工程师笔试面试——晶振_有源晶振笔试题-CSDN博客https://blog.csdn.net/XU157303764/article/details/142314968?spm=1011.2415.3001.5331硬件工程师笔试面试——显示器件_显示器件设计工程师笔试-CSDN博客https://blog.csdn.net/XU157303764/article/details/142315003?spm=1011.2415.3001.5331硬件工程师笔试面试——无线通讯模块_关于wifi 的硬件工程师面试题-CSDN博客https://blog.csdn.net/XU157303764/article/details/142315034?spm=1011.2415.3001.5331硬件工程师笔试面试——存储器件-CSDN博客https://blog.csdn.net/XU157303764/article/details/142315081?spm=1011.2415.3001.5331硬件工程师笔试面试——集成电路_集成电路理论题库-CSDN博客https://blog.csdn.net/XU157303764/article/details/142315158?spm=1011.2415.3001.5331硬件工程师笔试面试——电机_电机控制器硬件工程师面试-CSDN博客https://blog.csdn.net/XU157303764/article/details/142315183?spm=1011.2415.3001.5331电器元件符号及封装大全_海尔电视逻辑板上的22oj3是什么元件-CSDN博客https://blog.csdn.net/XU157303764/article/details/144897502?spm=1011.2415.3001.5331运算放大电路汇总及电路仿真_用qucs仿真运算放大器-CSDN博客https://blog.csdn.net/XU157303764/article/details/144974369?spm=1011.2415.3001.5331半波整流和全波整流电路汇总及电路仿真_半波整流电路和滤波电路仿真与调试的区别-CSDN博客https://blog.csdn.net/XU157303764/article/details/145379301?spm=1011.2415.3001.5331滤波电路汇总_视频滤波电路-CSDN博客https://blog.csdn.net/XU157303764/article/details/145382488?spm=1011.2415.3001.5331开关电路汇总-CSDN博客https://blog.csdn.net/XU157303764/article/details/145388966?spm=1011.2415.3001.5331AD电路仿真_ad仿真图什么意思-CSDN博客https://blog.csdn.net/XU157303764/article/details/145391047?spm=1011.2415.3001.533120个整流电路及仿真实验汇总-CSDN博客https://blog.csdn.net/XU157303764/article/details/145401280?spm=1011.2415.3001.5331万用表使用-CSDN博客https://blog.csdn.net/XU157303764/article/details/145402665?spm=1011.2415.3001.53312024美团秋招硬件开发笔试真题及答案解析_美团硬件开发笔试-CSDN博客https://blog.csdn.net/XU157303764/article/details/145430040?spm=1011.2415.3001.53312024美团春招硬件开发笔试真题及答案解析_美团2025年春招第一场笔试【硬件开发方向】-CSDN博客https://blog.csdn.net/XU157303764/article/details/145430447?spm=1011.2415.3001.53312024联想春招硬件嵌入式开发真题及答案解析_联想硬件笔试题-CSDN博客https://blog.csdn.net/XU157303764/article/details/145430556?spm=1011.2415.3001.53312023联想电子电路真题及答案解析_电子电路模拟卷及答案-CSDN博客https://blog.csdn.net/XU157303764/article/details/145432109?spm=1011.2415.3001.53312022联想硬件真题及答案解析-CSDN博客https://blog.csdn.net/XU157303764/article/details/145435275?spm=1011.2415.3001.5331网易校招硬件研发工程师提前批真题及答案解析-CSDN博客https://blog.csdn.net/XU157303764/article/details/145435462?spm=1011.2415.3001.5331网易校招硬件工程师正式批-CSDN博客https://blog.csdn.net/XU157303764/article/details/145464105?spm=1011.2415.3001.53312019京东校招电气工程师真题及答案解析-CSDN博客https://blog.csdn.net/XU157303764/article/details/145540559?spm=1011.2415.3001.53312018京东秋招电气工程师真题及答案解析_如图所示复合管,已知v1的放大倍数为10-CSDN博客https://blog.csdn.net/XU157303764/article/details/145560334?spm=1011.2415.3001.5331Altium Designer(AD)仿真实验操作指南_altiumdesigner仿真教程-CSDN博客https://blog.csdn.net/XU157303764/article/details/145694520?spm=1011.2415.3001.5331AD(Altium Designer)中英文界面切换操作指南_altium designer怎么改中文-CSDN博客https://blog.csdn.net/XU157303764/article/details/145694259?spm=1011.2415.3001.5331AD(Altium Designer)创建及完成项目操作指南_altium designer新建项目-CSDN博客https://blog.csdn.net/XU157303764/article/details/145716291?spm=1011.2415.3001.5331AD(Altium Designer)器件封装——立创商城导出原理图和PCB完成器件封装操作指南_复制立创商城模型-CSDN博客https://blog.csdn.net/XU157303764/article/details/145741894?spm=1011.2415.3001.5331AD(Altium Designer)三种方法导入图片_ad导入图片-CSDN博客https://blog.csdn.net/XU157303764/article/details/145766000?spm=1011.2415.3001.5331AD(Altium Designer)已有封装库的基础上添加器件封装_altium designer pcb库封装-CSDN博客https://blog.csdn.net/XU157303764/article/details/146427258?spm=1011.2415.3001.5331AD(Altium Designer)更换PCB文件的器件封装_altium designer设计里已经生成pcb怎么更改-CSDN博客https://blog.csdn.net/XU157303764/article/details/146448192?spm=1011.2415.3001.5331