随着人工智能 （AI） 和机器学习 （ML） 要求工程师更快地处理更多数据，电子设计自动化 （EDA） 工具正在逐步集成 AI 和 ML 以推进设计流程。许多人将此过程称为 “左移” 或 “左移”。
一些 EDA 工具经常吹嘘它们只需单击一个按钮即可从 PCB 设计文件中提取和仿真网络的能力。但是，如果用户没有意识到介电各向异性，或者软件没有考虑它，则仿真结果可能不准确。由于本已很窄的利润率正在缩小，这可能会对模拟下一代 112/224 Gbps 互连构成挑战。
在对 PCB 通孔进行建模的过程中，从可靠来源获得准确的介电材料特性至关重要。这方面的一个关键因素是相对介电常数或介电常数 （Dk）。
用于 PCB 制造的覆铜板 （CCL） 面板是玻璃纤维和树脂的混合物，一侧或两侧包覆铜。覆铜板供应商使用各种测试方法来确定 Dk 和介损因数 （Df），这些方法最终会公布在他们的结构表中。然后，PCB 制造商和信号完整性 （SI） 和电源完整性 （PI） 工程师依赖这些值，这些值用于设计 PCB 叠层和执行 SI/PI 分析。
印刷电路研究所 （IPC） 规范中指定了十几种测试方法。这些测试方法旨在作为生产环境中质量控制测试的一种手段，并不能保证这些数字对于设计应用是准确的。通常，CCL 供应商在其施工表中包括一个脚注免责声明，其措辞与此类似。
PCB 层压板各向异性
所有玻璃编织增强层压板都是各向异性的，这意味着介电性能沿不同轴会有所不同。遗憾的是，CCL 供应商发布的 Dk 不包括精确阻抗预测和 SI 建模所需的各向异性特性。
Dk 的值可能因使用的特定测试方法而异。一些方法从平面内测量得出结果，其中电场平行于测试样品。相反，其他方法从平面外测量中得出 Dk，其中电场垂直于测试样品。
图 1a 显示了一块玻璃纤维增强层压板，玻璃编织和铜板平行于 x-y 轴。当施加直流电势时，均匀电场在 z 方向上超出平面，从而产生电容器。由于有效 Dk 是实际结构的电容与电介质被空气取代时的电容之比，因此我们将该比率表示为 Dkz。
图 1.施加直流电势时，相对于 PCB 层压板中玻璃编织增强的电场取向：电场相对于玻璃编织 （A） 在平面外，与玻璃编织 （B， C） 在平面内。
图 1b 和 1c 显示，当导电板垂直于玻璃编织的方向放置时，电场与 x 轴或 y 轴对齐，并且位于平面内。尽管在这些方向上有效 Dk 可能略有不同，但启发式地我们假设它们是相等的，并将它们称为 Dkxy。
根据所使用的测试方法，由于测试夹具相对于玻璃编织产生的电场方向，测得的 Dk 可能会有所不同。图 2 总结了与 CCL 供应商使用的常用测试方法相比的电场方向。通过这些测试方法获得的 Dk 表示为面内 （Dkxy） 或面外 （Dkz）。
图 2.覆铜板供应商采用的常用测试方法的电场方向和产生的 Dk xy 或 Dkz 的比较表。
与 Dkz 相比，Dkxy 通常更高，具体取决于测试样品的玻璃树脂混合物，如图 3a 所示。
图 3.固体混合物规则：当 E 场在 Z 方向 （A） 上极化时使用平行混合规则，当 E 场在 x-y 方向 （B） 上极化时，使用串联混合规则。
固体混合物规则 1 （rules of solid mixtures） 可用于估计玻璃和树脂混合物的各向异性。如果电场在 z 方向上极化，使用电子玻璃的 Dk 为 6.8 （Dkg），树脂的 Dk 为 2.5 （Dkr），树脂的体积分数 （v树脂 = 0.7） 和电子玻璃的体积分数 （v玻璃 = 0.3），则每个块的有效电容是串联的，Dkz 确定为 3.09， 使用由以下项定义的 parallel mixing 规则：
如图 3b 所示，当导体板移动时，混合物极化，使电场平行于 x-y 轴，则有效电容并联，Dkxy 确定为 3.79，使用以下定义：
使用公式 3，混合物的各向异性 （Λ） 显示 Dkxy 比 Dkz 高 23%。
各向异性对过孔建模的影响
PCB 传输线与玻璃编织平行，而电场主要在平面外。因此，需要 Dkz 来进行精确的阻抗建模。使用 Dkxy 意味着从场求解器预测的阻抗将低于如果电路板完全按照叠层中指定的方式制造时测量的阻抗。
在建模过孔的情况下，它会变得更加复杂。在图 4 中，给定典型过孔和短截线的横截面图，我们观察到信号沿顶层的微带传输线从左到右传播，穿过过孔到内部带状线第 3 层，并继续穿过短截线。
图 4.当 20 GHz 信号通过带短线的通孔传播到带状线层 3 时，电场的横截面视图（HFSS 仿真由 Ansys 4 的 Juliano Mologni 提供）。
在对传输线和过孔进行建模时，对 Dk 使用相同的值会导致其中一个或另一个的结果不准确。如果 CCL 供应商公布的数字是平面外的 Dkz，那么传输线的阻抗将是正确的，而过孔阻抗最终将低于建模的阻抗。另一方面，如果公布的数字是平面内 Dkxy，那么过孔阻抗将是正确的，传输线阻抗最终会更高。
此外，使用错误的 Dk 通过 stub 进行建模将导致与 measurements2 的仿真相关性差，并且由于基于仿真分析的最大 stub 长度指南，可能会导致通道裕量损失。3 对于 112/224 Gbps 互连，这可能会带来问题，因为会减少本已很紧张的裕量。
图 5 显示了此问题的一个示例。在 Keysight ADS5 Via Designer 中创建了一个 26 mil （0.66 mm） 间距的差分通孔和一个 10 mil （0.254 mm） 短截线模型（参见图 5a）。模型中使用公式 1 和公式 2 中的 Dkz 为 3.09 和 Dkxy 为 3.79 进行比较。有限元法 （FEM） 仿真后，S 参数以 touchstone 格式保存，并在图 5b 所示的电路原理图中进行仿真。
图 5.使用 Dkz 为 3.09（红色图）和 Dkxy 为 3.79（蓝色图）的层压板，差分 IL/RL （C） 和 TDR 阻抗 （D） 的差分 IL/RL （C） 和 TDR 阻抗 （D） 的模拟结果。通过 Designer 使用 Keysight ADS 5 进行建模和仿真。
图 5c 比较了差分插入损耗 （IL） 和回波损耗 （RL），图 5d 比较了差分时域反射计 （TDR） 阻抗。红色图使用面外 Dkz，蓝色图使用面内 Dkxy。可以看出，当模型中使用面外 Dkz 值时，它会低估 IL 和阻抗约 8 欧姆。对于 112 Gbps，在 28 GHz 奈奎斯特频率下的损耗差异为 ~ 0.3 dB。在 56 GHz 奈奎斯特频率下，224 Gbps 时，增量为 ~ 0.9 dB，这是由 106 GHz 和 95 GHz 时短截线谐振零点的差异引起的。
但这并不能说明全部情况。虽然众所周知，短而高反射的信道会对信道性能产生负面影响，但引入 4 级脉冲幅度调制 （PAM4） 信令后，该问题变得更加严重，该信令将信噪比降低了 9.5 dB。随着比特率继续呈指数级增长，传统的 IL/RL 掩码和眼图已不足以评估通道质量。
通道工作裕量 （COM）7 是 IEEE 802.3ck 标准采用的一种系统级度量方法，用于验证串行链路的性能。作为 COM 的一部分，有一个有效回波损耗 （ERL） 指标，该指标考虑了由发射器、接收器引脚处的阻抗失配以及它们之间的任何其他不连续性引起的反射。因此，COM 可用于评估 Dk 各向异性对关键指标的影响。
通过使用 Keysight ADS5 连接过孔和传输线的 touchstone 文件，对代表典型芯片到芯片 （C2C） 拓扑的短通道进行建模，如图 6b 所示。2 英寸。（5.08 cm），100 欧姆差分传输线使用 Polar SI90006 建模，面外 Dkz 值为 3.09。
图 6. 将 Dk z 用于通孔和传输线时，与 Dk xy 用于过孔模型和 Dkz 用于传输线时的仿真 TDR 和 COM 结果进行比较。当 Dkz 用于所有模型时，COM 和 ERL 通过 （d），但当 Dkxy 用于过孔模型时，COM 通过时，边距减少，ERL 失败 （E）。
图 6a 显示了使用过孔和传输线模型的 Dkz 值 3.09 获得的差分 TDR 响应。如图 6d 所示，当使用短封装模型时，COM 和 ERL 都通过了。当用 Dkxy 为 3.79 建模的文件替换过孔文件时，差分 TDR 响应会降级，如图 6c 所示。图 6e 显示，尽管 COM 通过，但它的裕量减少了，ERL 失败了。
当然，这是一个具有高 Dk 各向异性的极端例子。选择具有低 Dk 玻璃和较高树脂含量的电介质将改善结果。但是，如果您一开始的损失预算很紧张，那么使用错误的数字可能会导致在构建和测试电路板后无法满足合规性要求。
总结
由于玻璃布 PCB 基板是各向异性的，因此希望推进 AI 和 ML 算法的 EDA 设计和建模软件应该提供对各向异性材料进行建模的规定，尤其是通过过渡。
了解 CCL 供应商用于准确建模和仿真的测试方法非常重要。使用平面外 Dkz 值而不是面内 Dkxy 值进行过孔建模可能会导致误导性的仿真结果，这可能会导致裕量降低，并在构建和测试设计时可能出现合规性测试失败。
建议覆铜板供应商在其 Dk/Df 结构表中提供各向异性特性。取而代之的是，我在 DesignCon 2024 上题为“评估玻璃增强 PCB 基板各向异性特性的启发式方法”的演讲将更深入地探讨各向异性，以揭示如何从 CCL 供应商的 Dk/Df 结构表中计算各向异性。论文全文将在活动结束后提供。